EPLD技術的抗干擾濾波器的實現 |
| 編輯：湖北東晨電子有限公司 時間：2013/05/27 字號:大 中 小 |
| 摘要：EPLD技術的抗干擾濾波器的實現 |
| 本文由可控硅電力調整器-可控硅調壓器-調壓模塊-單相調壓模塊-三相調壓模塊-可控硅觸發器-電機正反轉-固態繼電器-晶閘管調壓器-晶閘管模塊-固態調壓器-電力調整器-可控硅調功器-晶閘管調功器-移相觸發器-可控硅移相觸發器-整流調壓模塊-整流模塊-可控硅整流器-正反轉模塊-三相電機正反轉-交流固態繼電器-大功率固態繼電器整理發布，未經本站允許，不得轉載！ 問題的提出 在同步串行數據傳輸過程中，時鐘線上只要有一點小毛刺就會導致數據傳輸失誤，從而影響系統的正常工作。傳統的處理方法是在接收端并入一小電容來濾除毛刺，這種方法只能去除某一固定頻率下的干擾，而在實際工作中，干擾有可能由多種干擾源混合產生，其頻率可能是變化的。另外，若同步串行傳輸有多個接收端，則需要在每個接收線上都并上一電容，這樣，多個電容并聯在同一信號線上，勢必導致所需的信號失真。隨著現代電子技術的發展，EPLD以其編程靈活方便而日益成為現代電子設計的重要手段之一。本文介紹了一種基于EPLD的數字濾波器，它可以抑制某些低頻線路上的干擾，利用此濾波器可以阻止某些頻帶的干擾信號通過，從而起到硬件抗干擾的作用。由于采用了EPLD技術，硬件編程方便、靈活，針對不同的干擾源的特性，可采取相應的措施來解決。 2解決方案 串行傳輸線在實際傳輸過程中容易竄入干擾，其形式一般為小毛刺或窄脈沖形式，可利用它與主信號的不同特性加以濾除。 2．1基本工作原理 消除干擾信號需兩路輸入信號：主信號和參考時鐘信號。參考時鐘信號經過分頻、調整脈寬等處理，以此使主信號源產生所需的延時，再與其本身信號相比，從而濾去主信號源上的一些窄波干擾信號。濾波器的原理圖如圖1所示。器件可采用LATTICE公司的ispLSI1032E，參考時鐘信號可采用8M晶振。 |
| 上一條：基于FPGA的信道化接收機設計 | 下一條：現代功率半導體模塊發展 |